PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11311643 A

(43) Date of publication of application: 09.11.99

(51) Int. CI

G01R 19/00 G01R 19/165

(21) Application number: 10378195

(22) Date of filing: 21.12.98

(30) Priority:

19.12.97 US 97 68176

(71) Applicant

TEXAS INSTR INC <TI>

(72) Inventor:

KOELLING JEFFREY E

JUNG CHE C

(54) VOLTAGE DETECTION CIRCUIT


(57) Abstract:

PROBLEM TO BE SOLVED: To obtain a voltage detection circuit which is stable.

SOLUTION: In a voltage detection circuit, a first reference voltage 324, a first differential amplifier 349 in which an iverting input connected to the first reference voltage 324, a non-inverted input and an output are provided, a first transistor 356, in which a control terminal connected to the output of the first differential amplifier 349, a first current terminal connected to a power supply and a second current terminal connected to the noninverting input of the first differential amplifier 349 are provided, a first load 358 in which a first terminal connected to the second current terminal of the first transistor 356 and a second terminal are provided, a second load 360 in which a first terminal connected to the second terminal of the first load 358 and a second terminal connected to a second reference potential are provided, a second differential amplifier 391 in which an inverting input, a non-inverted input connected to the first terminal of the second load 360 and a detection output are provided, a second transistor 382 in which a control terminal connected to the cutput of the first differential amplifier 349, a first current terminal connected to the power supply and a second current terminal connected to the inverting input of the second differential amplifier

391 are provided, and third loads 386, 384 in which a first terminal connected to the inverting input of the second differential amplifier 391 and a second terminal connected to the detection point of a voltage level are provided are contained.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁 (JP)

m公開特許公報 (A)

(11)特許出願公開番号

特開平11-311643

(43)公開日 平成11年(1999)11月9日

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

G01R 19/00

19/165

G01R 19/00

19/165

В

審査請求 未請求 請求項の数9 OL 外国語出願 (全33頁)

(21)出願番号

特願平10-378195

(22)出願日

平成10年(1998)12月21日

(31)優先権主張番号 068176

(32)優先日

1997年12月19日

(33)優先権主張国

米国 (US)

(71)出願人 590000879

テキサス インスツルメンツ インコーポ

レイテツド

アメリカ合衆国テキサス州ダラス, ノース

セントラルエクスプレスウエイ 135

(72) 発明者 ジェフリー イー. ケーリング

アメリカ合衆国 テキサス州ダラス, プレ

ストン ロード 19019, アパートメ

ント 522

(74)代理人 弁理士 浅村 皓 (外3名)


最終頁に続く

(54) 【発明の名称】電圧検出回路

(57)【要約】

【課題】 安定な電圧検出回路を得る。

【解決手段】 本回路は、第1基準電圧324、第1基 準電圧へつながる反転入力、非反転入力、出力を有する 第1差動増幅器349、第1差動増幅器出力へつながる 制御端子、電源へつながる第1電流端子、第1差動増幅 器非反転入力へつながる第2電流端子を有する第1トラ ンジスタ356、第1トランジスタ第2電流端子へつな がる第1端子と、第2端子とを有する第1負荷358、 第1負荷第2端子へつながる第1端子、第2基準電位へ つながる第2端子を有する第2負荷360、反転入力、 第2負荷第1端子へつながる非反転入力、検出出力を有 する第2差動増幅器391、第1差動増幅器出力へつな がる制御端子、電源へつながる第1電流端子、第2差動 増幅器反転入力へつながる第2電流端子を有する第2ト ランジスタ382、第2差動増幅器反転入力へつながる 第1端子、電圧レベル検出地点へつながる第2端子を有 する第3負荷386、384を含む。



【特許請求の範囲】

【請求項1】 集積回路中の電圧レベルを検出するための回路であって、

第1基準電圧、

前記第1基準電圧へつながれた反転入力端子、非反転入 力端子、および出力端子を有する第1差動増幅器、

前記第1差動増幅器の前記出力端子へつながれた制御端子を有し、電圧供給端子へつながれた第1電流ハンドリング端子を有し、更に前記第1差動増幅器の前記非反転入力端子へつながれた第2電流ハンドリング端子を有する第1トランジスタ、

前記第1トランジスタの前記第2電流ハンドリング端子へつながれた第1端子と、第2端子とを有する第1負荷デバイス.

前記第1負荷デバイスの前記第2端子へつながれた第1端子と、第2基準電位へつながれた第2端子とを有する第2負荷デバイス、

反転入力端子、前記第2負荷デバイスの前記第1端子へつながれた非反転入力端子、および電圧検出出力信号を供給する出力端子を有する第2差動増幅器、

前記第1差動増幅器の前記出力端子へつながれた制御端子を有し、前記電圧供給端子へつながれた第1電流ハンドリング端子を有し、更に前記第2差動増幅器の前記反転入力端子へつながれた第2電流ハンドリング端子を有する第2トランジスタ、および前記第2差動増幅器の前記反転入力端子へつながれた第1端子を有し、電圧レベルを検出すべき場所へつながれた第2端子を有する第3負荷デバイスを含む電圧検出回路。

【請求項2】 請求項1記載の電圧検出回路であって、 ここにおいて、前記第1負荷デバイスが抵抗である電圧 検出回路。

【請求項3】 請求項1記載の電圧検出回路であって、ここにおいて、前記第2負荷デバイスが抵抗である電圧 検出回路。

【請求項4】 請求項1記載の電圧検出回路であって、ここにおいて、前記第3負荷デバイスが抵抗である電圧検出回路。

【請求項5】 請求項1記載の電圧検出回路であって、 ここにおいて、前記第1トランジスタが電界効果トラン ジスタである電圧検出回路。

【請求項6】 請求項1記載の電圧検出回路であって、ここにおいて、前記第2トランジスタが電界効果トランジスタである電圧検出回路。

【請求項7】 請求項1記載の電圧検出回路であって、 ここにおいて、前記第1基準電圧が、回路であって バンドギャップ電流発生器、

前記バンドギャップ電流発生器へつながれたカレントミラーであって、前記パンドギャップ電流発生器中で発生した電流に比例する電流を電流出力端子へ供給するカレントミラー、および前記電流出力端子へつながれた第1

端子と、第3基準電位へつながれた第2端子とを有する 負荷デバイス、を含む回路から供給されるようになった 電圧検出回路。

【請求項8】 請求項1記載の電圧検出回路であって、ここにおいて、前記第3基準電位が、バイポーラトランジスタのペースを前記第2基準電圧へつなぎ、前記バイポーラトランジスタのエミッターを前記負荷デバイスの前記第2端子へつなぐことによって供給されるようになった電圧検出回路。

【請求項9】 請求項1記載の電圧検出回路であって、 ここにおいて、前記負荷デバイスが抵抗である電圧検出 回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は集積回路中の電圧検出に関するものであって、更に詳細には、チップ上で発生した電圧レベルの検出と、チップ上で発生したそれら電圧の制御とに関する。

[0002]

20

【従来の技術】最新の集積回路では、適正な動作のために数多くの電圧レベルが必要とされる。しかし、集積回路の入力/出力接続システムを簡略化するために(すなわち、ピン数を最小化するために)、顧客は1本のアースピンと1本の電力供給入力ピンとを備える非常にていた。では、要求特性を満足するためにチップ上で電圧を発生する集積回路を提供するようになった。そのような手ップ上での電圧発生器は、電圧を昇圧したり、または電圧を適切なレベルに下げたりするために電流ポンプ等の装置を使用する。そのような電圧発生器は、集積回路上へ正しい電圧を提供できるために注意深く調整される必要がある。

[0003]

【発明の解決しようとする課題】図1は、一般に V,,と 呼ばれる、電源電圧よりも高く昇圧される電圧の電圧レ ベルを決定するための従来技術による電圧制御装置の模 式図である。V,,はPチャンネルトランジスタ10のド レインへつながれている。Pチャンネルトランジスタ1 0のゲートはPチャンネルトランジスタ10のソースへ 40 つながれている。Pチャンネルトランジスタ10のソー スはPチャンネルトランジスタ12のドレインへつなが れている。トランジスタ12のゲートは基準電位V へつながれている。トランジスタ12のソースはPチャ ンネルトランジスタ14のドレインへつながれ、後者の ゲートはアース電位へ、またそれのソースもアース電位 へつながれている。この構成において、もしもトランジ スタ12のソース電圧が VェェよりもV、1個分以上高く 引き上げられれば、ノード16上の電圧は高レベルヘブ ルアップされるが、そうでなければ、ノード16の電圧 50 はアース近くヘブルダウンされる。

20

40

【0004】基準電位V₁₁₁₁がN形トランジスタ18の ゲートへつながれている。ノード16の出力がN形トラ ンジスタ20へつながれている。これらのトランジスタ は差動増幅器の形に接続されており、トランジスタ22 および24のゲートへ供給される電圧によってスイッチ オンおよびオフされる。P形トランジスタ26および2 8 はこの差動増幅器のためのプルアップ電位を供給す る。この差動増幅器の出力は、Pチャンネルトランジス タ30およびNチャンネルトランジスタ31のゲートへ 供給される。トランジスタ30および31は相補型イン バータを提供しており、それはP形トランジスタ34お よび36によってプルアップされ、またNチャンネルト ランジスタ38および40によってプルダウンされる。 トランジスタ22、38、および34は幅の狭い低電流 トランジスタである。トランジスタ24、36、および 40は幅の広い大電流の駆動トランジスタである。トラ ンジスタ30および31を含むインバータのプルアップ 側では、トランジスタ36が強いプルアップを提供し、 トランジスタ34は弱いプルアップを提供する。インバ ータの対トランジスタ30および31の出力が高レベル の時は、それはトランジスタ20のゲート上の電圧が、 トランジスタ18のゲート上に供給されるVェェ・よりも 低いことを意味する。このことはVハを適正な電圧レベ ルへ戻すためにポンピングが必要であることを意味す

【0005】このように、インパータ42の入力へ供給 される高電圧は低出力へ反転されて、それがNORゲー ト44に高出力をもたらし、それが更にインバータ46 によって反転されて低出力を提供することになる。この 低出力は、トランジスタ36が高いプルアップ電流源を 提供し続けるように働く。インバータ46の出力はイン バータ48によって反転されて高電圧を提供し、それが トランジスタ34をオフにする。トランジスタ36はよ り大きい駆動電流を提供する能力を有するので、このシ ステムは、"オン"信号を提供するためのバイアスを回 路中に提供し、またそれによってVnを発生する発生器 のためのポンピングを提供する。同様にして、トランジ スタ24および40のゲートへ供給される許可信号(イ ネーブル、ENABLE)は、その信号が提供される時 に、トランジスタ24および40がより強力なプルダウ ン機能を提供し、それによってより高速な動作を提供で きるようにする。

【0006】入力V,,,,は、集積回路の高度な利用にお いて指示される各種状態のもとで、回路に対するオーバ ーライドを提供する。V,,,,が高レベルの時は、インバ ータ50の出力は低レベルであり、それはインバータ4 2によって提供される入力の如何に関わらず、NORゲ ート44の出力を高レベルにする。

【0007】トランジスタ10および12のスレッショ ルド電圧が図1の電圧検出器のトリガー点を決定する。

スレッショルド電圧は、図1の回路を含む集積回路の製 造時のプロセス変動によって変化するし、また回路の動 作温度によっても変化する。従って、トリガー点は正確 に設定できない。従って、図1の従来技術は、現代の高 密度、従って高感度の集積回路に対して必要とされるプ ロセス変動および温度変動に直面して安定性を保てな

【0008】図2は従来技術による別のV,,検出器の模 式図である。V,,はPチャンネルトランジスタ110の ソースへつながれている。トランジスタ110のゲート は基準電圧 Vょょへつながれている。トランジスタ11 0のドレインは P チャンネルトランジスタ112のソー スへつながれている。トランジスタ112のゲートは検 出許可信号へつながれている。検出は、許可信号が低レ ベルへ移行してトランジスタ112をターンオンするこ とによって許可される。更に、許可信号はNチャンネル トランジスタ114のゲートへ供給されて、それをター ンオフする。許可信号が高レベルで、検出が禁止されて いることを示す時には、トランジスタ114がオンで、 トランジスタ116のゲートがアースヘクランプされて いる。

【0009】許可信号が低レベルの時は、トランジスタ 114がオフで、ノード115上の電圧レベルは V,,の 電圧レベルによって決まる。 V,,がV,ょ,よりもV,1個 分高く上昇すると、トランジスタ110がターンオンし て、ノード115は高レベルヘプルアップされる。ノー ド115上の高電圧はトランジスタ116をターンオン させる。トランジスタ116はプルアップトランジスタ 120と直列につながれており、後者はP形トランジス タであって、それのゲートをアースへ、またそれのソー スを電力供給2へつながれている。トランジスタ122 はプルダウントランジスタであって、それのソースはア ースへ、またそれのゲートは電力供給2へつながれてい る。これら2個のトランジスタは比較的高い抵抗を有 し、それによってプルアップおよびプルダウンの電流源 を提供するように設計される。こうして、ノード124 の電圧はトランジスタ116の状態だけで決まる。トラ ンジスタ116がオンの時は、ノード124における電 圧点は低くプルダウンされ、それによってインバータ1 26が高出力を有し、インパータ128が低出力を有す るようにされる。電圧変化はトランジスタ130によっ て減衰するが、このトランジスタ130はゲートをイン バータ126の入力へつながれ、またソースおよびドレ インをアースへつながれている。これは容量性の機能を 提供し、それによってノード124における入力に対す る時間遅延を提供する。インパータ126および128・ はステップダウンラッチ132に対して信号を供給し、 このラッチは出力をインバータ134の入力へ供給する が、この入力はインパータ126の入力からの非反転信 50 号である。インパータ134の出力はインパータ136

40

6

によって反転されて、完全にラッチおよびパッファされ た回路出力が得られる。

【0010】図2の回路中で検出される電圧レベルは、トランジスタ110のスレッショルド電圧に大いに依存する。この特性は、プロセス変動および温度条件に大いに依存する。従って、図2の検出器は最新の高度に集積された集積回路に対して許容できないプロセス変動を与える。

【0011】図3は、従来技術による、V.,あるいは基 板電圧検出器の図である。当該分野では、最も低い供給 電圧よりも更に低い基板電圧を提供するのことが普通に 行われる。髙レベルの許可信号を提供することで、トラ ンジスタ210および232をターンオフしながら、図 3の検出器が許可される。トランジスタ218のゲート はアースへつながれている。 Nチャンネルトランジスタ 222のゲートもまたアースへつながれている。トラン ジスタ224および226はそれらのゲートをそれらの ドレインへつながれているため、トランジスタ222の ソースに対してV.1からV.2個分低下した電圧を供給 している。トランジスタ222のソースが、所望レベル よりも低下するViiによって所望レベルからアース下V ,1個分プルダウンされる時は、トランジスタ222が オンして、トランジスタ228のゲートはアースヘプル ダウンされる。こうしてトランジスタ228がオフにな る。この低レベルはまた、トランジスタ218を通って トランジスタ230のゲートへ送られる。後者のトラン ジスタはPチャンネルトランジスタである。これによっ て P チャンネルトランジスタ 2 3 0 がオンする。

【0012】 V」が上昇して、トランジスタ228がオンするレベルに達すると、インバータ250への入力は低レベルへプルダウンされ、それによってインバータ250の出力は高レベルになる。トランジスタ230、248、228、および246はNANDゲートを構成する。出力をNOT化されたNANDゲートは機能的にはORゲートと等価である。従って、インバータ250とつながれたこのNANDゲートはORゲートを提供する。もし図3の回路が動作すれば、許可バー(ENABLEバー)信号は低レベルとなり、インバータ211の出力は高レベルになる。インバータ250の高出力との出力は高レベルになる。インバータ250の高出力との出力は高レベルになる。インバータ250の高出力を提供させ、V」電圧レベルを下げるためにV」ボンブが作動すべきことを指示する。

【0013】 履歴効果を与えるために、図3の回路は二 重検出方式を採用している。許可パー信号がトランジス 夕232をターンオンする時は、第2の検出器が提供さ れる。トランジスタ212はそれのゲートをトランジス タ210のソースへつながれており、トランジスタ21 0、214、および216によって確立される、Vdd からの電圧降下を提供している。 V_{11} はN チャンネルト ランジスタ234のソースへつながれており、後者のト

ランジスタのゲートおよびドレインはNチャンネルトラ ンジスタ236のソースへつながれている。従って、ト ランジスタ236のドレインはV.,よりもスレッショル ド電圧2個分上にある。トランジスタ236および23 4は、トランジスタ224および226よりも高いスレ ッショルド電圧を持つようにドープされる。Viiのレベ ルがスレッショルド電圧降下3個分低下する時は、アー スへつながれたトランジスタ238のゲートはトランジ スタ238のドレインよりもスレッショルド電圧1個分 高くなる。Viがこの電圧(それはトランジスタ236 および234の高いスレッショルド電圧のせいで、トラ ンジスタ222のターンオン点よりも低い) よりも低下 すると、トランジスタ240はターンオンし、トランジ スタ242はターンオフする。トランジスタ240、2 42、254、および256はNORゲートを構成し、 それの1入力はインパータ250の出力であり、他の入 カはトランジスタ234、236、および238によっ て決まるV」レベルである。

【0014】インバータ250の出力は、トランジスタ 240がターンオフし、トランジスタ242がターンオ ンする(トランジスタ234および236のスレッショ ルド電圧がより高いので)電圧よりも高い(より負でな い)電圧によって高出カヘトリガーされるので、インバー ータ250の出力が高レベルへ移行する時はトランジス タ242は常にオンになる。こうして、インバータ24 4の入力は低レベルヘプルダウンされて、トランジスタ 246および248のゲートへ供給される電圧を高レベ ルへ移行させる。このことは、トランジスタ228およ び230の状態の如何に関わらずインバータ250に高 出力を提供させるため、ラッチ効果を与えることにな る。一旦このラッチ効果が生ずると、トランジスタ23 4、236、および238によって与えられるレベル検 出が制御できるようになる。Vょがトランジスタ238 をターンオンするのに十分低く(十分負に)なった時だ け、"ラッチ"は状態を変化させるであろう。

【0015】特定の状況では、電圧レベル検出器によって検出される電圧レベルの如何に関わらず、すべての状況において基板ポンプを遮断しなければならなくなる。そのような状況では、許可バーが高レベルへ持ち上げられて、インバータ250によって供給される入力信号の如何に関わらず、NANDゲート252によって提供されるV₁₁ストップ出力信号を高レベルへ引き上げる。

【0016】図3の回路の動作から容易に理解されるように、この回路はトランジスタ222、224、226、236、234、および238のスレッショルド電圧に大いに依存する。このような特性上の振る舞いはプロセス変動に大いに依存し、従って現代の高密度集積回路の高感度回路において許容できない。

[0017]

【課題を解決するための手段】本発明のここに述べる実

20

30

50

施例は集積回路中の電圧レベルを検出するための回路を 含み、その回路には、第1基準電圧、前記第1基準電圧 へつながれた反転入力端子、非反転入力端子、および出 力端子を有する第1の差動増幅器、前記第1の差動増幅 器の出力端子へつながれた制御端子を有し、電圧供給端 子へつながれた第1の電流ハンドリング端子を有し、更 に前記第1の差動増幅器の非反転入力端子へつながれた 第2の電流ハンドリング端子を有する第1トランジス タ、前記第1トランジスタの第2電流ハンドリング端子 へつながれた第1端子と、第2端子とを有する第1負荷 デバイス、前記第1負荷デバイスの第2端子へつながれ た第1端子と、第2基準電位へつながれた第2端子とを 有する第2負荷デバイス、反転入力端子、前記第2負荷 デバイスの第1端子へつながれた非反転入力端子、およ び電圧検出出力信号を供給する出力端子を有する第2の 差動増幅器、前記第1の差動増幅器の出力端子へつなが れた制御端子を有し、前記電圧供給端子へつながれた第 1電流ハンドリング端子を有し、更に前記第2の差動増 幅器の反転入力端子へつながれた第2電流ハンドリング 端子を有する第2トランジスタ、前記第2の差動増幅器 の反転入力端子へつながれた第1端子を有し、電圧レベ ルが検出されるべき場所へつながれた第2端子を有する 第3負荷デバイスが含まれている。これによって高度に 安定な電圧検出システムが得られる。

[0018]

【発明の実施の形態】図4は本発明の一実施例の模式図 である。図4は、PNPトランジスタ310および31 2、抵抗314、およびNチャンネルトランジスタ31 6 および318によって提供されるバンドギャップ電流 レベル設定機構を含んでいる。トランジスタ312は、 同じスレッショルド電圧レベルにおいてトランジスタ3 10よりもずっと大きい電流容量を有するように選ばれ る。トランジスタ310および312のコレクターは基 板V」電位へつながれている。トランジスタ310およ び312のVに電圧がトランジスタ310および312 を流れる電流を設定する。キルヒホッフ則に従えば、閉 じた経路に沿っての電圧の合計はゼロに等しい。従っ て、トランジスタ310および312のV1に抵抗31 4両端での電圧降下を加え、更にトランジスタ318お よび316のV。5を加えるとゼロにならなければならな 40 い。また、トランジスタ310のV₁:およびトランジス タ316のV、と、これらのトランジスタを流れる電流 との間には一定の関係がある。同様に、トランジスタ3 12のV11、抵抗314両端の電圧降下、およびトラン ジスタ316のVょと、これらのトランジスタおよび抵 抗を流れる電流との間にも一定の関係がある。これらの 方程式を解くことで単一解が求まる。このように、この パンドギャップ回路は、トランジスタ310および31 2 を流れる高度に安定した電流を提供する。

【0019】トランジスタ312を流れる高度に安定し

た電流はまた、抵抗330および332中をも流れる。 この電流はトランジスタ338および340に対してミ ラー複製 (mirror) される。ミラー複製された電 流は抵抗322両端に電圧降下をもたらし、それはトラ ンジスタ320のV」。電圧降下と一緒になってノード3 24における電圧を設定する。

【0020】324における電圧点は、それが抵抗31 4と322との相対的抵抗値レベルに依存するため、高 度に安定している。プロセス変動は抵抗314と322 とで同じように作用するため、ノード324に設定され、 る電圧レベルは非常に安定である。例えば、もし抵抗3 14の抵抗値が下がれば、トランジスタ312を流れる 電流が増えて、トランジスタ338および340ヘミラ ー複製される電流も増大する。しかし、抵抗322の抵 抗値もまた抵抗314と同じプロセス変動に従って変動 するので、それの抵抗値も低下しているであろう。従っ て、トランジスタ338および340を流れるより大き い電流は抵抗322の低下した抵抗値によってうち消さ れよう。

【0021】トランジスタ342へミラー複製される電 流はトランジスタ344を流れる。この電流はトランジ スタ346ヘミラー複製され、後者のトランジスタはト ランジスタ348および350で構成される差動増幅器 349を駆動する。トランジスタ348は、それのゲー トへの入力として、ノード324に設定された高度に安 定な電圧レベルを受け取る。トランジスタ348および 350で構成される差動増幅器対は、トランジスタ35 2 および354によってプルアップ電流を供給される。 抵抗358、360、および370を流れる電流がトラ ンジスタ350のゲートへの入力電圧を設定する。これ らの抵抗を流れる電流はトランジスタ356によって設 定される。もしもトランジスタ350のゲート電圧がト ランジスタ348のゲート電圧を越えれば、トランジス タ346を流れる電流はトランジスタ350を通るよう に迂回することによって、トランジスタ356のゲート をトランジスタ352によって供給される電流を通して より高レベルヘプルアップさせる。これによって抵抗3 60および370両端の電圧降下は、ノード372の電 圧がノード324へ供給されるものと正確に等しくなる まで低下する。こうして、トランジスタ348および3 50によって構成される差動増幅器は、正確に等価な電 圧を供給しながら、ノード324をノード372から分 離する。この分離によって、抵抗370両端の電圧降下 によって提供されるV_{IEF}に関連する活動が、ノード3 24によって確立される正確な電圧に影響を及ぼすこと が防止される。更に、差動増幅器349に影響するプロ セスおよび温度の変動も、以下に説明するように、図5 の差動増幅器391または図6の差動増幅器421に影 響する同じ変動によって正確にうち消される。

【0022】これに加えて、トランジスタ356に適切

20

40

10

 な電流を流すゲート電圧レベルがトランジスタ374の ゲートへ供給されて、後者のトランジスタはトランジス タ374およびバイアストランジスタ376を通してほぼ同様な電流を流すように働く。トランジスタ374の ゲートからの出力は、図5および図6の回路においてP 形プルアップトランジスタをバイアスするためのVPB IASを提供し、トランジスタ376のゲート電圧は同じくプルダウントランジスタをバイアスするためのVN BIASを提供する。

【0023】図5は本発明の引き続く一実施例の模式図 であって、それはV」の電圧レベルを検出するための検 出器を含んでいる。図4からのVNBIASおよびVP BIASがそれぞれ、トランジスタ380および382 のゲートへ供給される。VNBIASおよびVPBIA Sはそれらのトランジスタに対してバイアスを供給し、 それによってそれらは流れる電流を図4のトランジスタ 374および376中へミラー複製する。V.,は抵抗3 84および386へつながれている。製造しやすいよう に(それが本当の理由だろうか?)、 V., とノード38 8との間の抵抗は2つの抵抗に分割される。VPBIA Sを通して電流レベルが固定レベルに設定されるため、 ノード388の電圧は抵抗386および384両端の電 圧降下分だけV.、よりも高いレベルに固定されよう。こ れは、電圧降下が抵抗384および386を流れる固定 電流とそれらの固定された直列抵抗値との積であるから である。抵抗370(図4)と、抵抗386および38 4に影響するプロセス変動は、温度またはその他のプロ セス変動によるものとほとんど等しい変動を与えるであ ろう。従って、それらのプロセス変動はこの電圧検出器 の動作において打ち消し合う傾向を持つであろう。

【0024】ノード388の電圧はトランジスタ390のゲートへ送られる。 V₁₁, がトランジスタ392のゲートへ送られる。トランジスタ390でートへつながるゲートへ送られる。トランジスタ390でおよび392は差動増幅器を構成し、それによってリード388の電圧がトランジスタ392のノードの電圧レベルよりも低下する時には、トランジスタ390が1を一ンオフし始めて、インバータ394へ供給される電圧がインバータ394の出力を0へ移行させて、V₁₁が低レベルへポンピングされたこと、そして V₁₁ポンプはターンオフマスタ390を介して低レベルへプルダウンされて逆の効果がもたらされ、V₁₁ポンプはターンオンされよう。

【0025】図6は本発明の相補的構成であり、図4の回路から供給される同じ基準電圧を用いてV,,の検出が可能となっている。図4からのVNBIASがトランジスタ410および412のゲートへ送られる。V,,は抵抗414および416へつながれて、それらの抵抗はト

ランジスタ410を流れる電流のためにV,,からノード 418への電圧降下を引き起こす。ノード418の電圧 はトランジスタ420のゲートへ供給されて、また図4 からのVェェェがトランジスタ422のゲートへ供給され ている。V,,が、ノード418の電圧によって示される ように、所望レベル以上に上昇した時は、トランジスタ 420がより多くの電流を引き出すことで、インバータ 424の入力を低レベルへ移行させる。こうして、イン パータ424の出力は高レベルへ移行して過電圧状態を 表示し、V,,を供給している電圧ポンプを停止すべきこ とを表示する。ノード418の電圧が電圧基準以下に低 下して、V,,が低すぎることを表示する時は、トランジ スタ420の電流引き出しの強さが低下して、インバー タ424の入力はトランジスタ426を介してプルアッ プされることが許容される。トランジスタ428は差動 増幅器の他方の入力に対する負荷として機能する。

【0026】図6の装置の自己修正機構は図5の装置の自己修正機構よりも幾分複雑である。もしプロセス変動または温度変動によってトランジスタ414および416の抵抗値が低下すれば、抵抗358、360、おおに 370の抵抗値も、同じプロセスおよび温度変動がに ように影響するため低下しているはずである。こうに を 2000に で 372の同じ固定電圧で以て、トランジスタ356を流れる電流はより大きくなるである。このより大きい電流はトランジスタ374(図4)からトランジスタ410(図6)へミラー複製されて、それはトランジスタ376(図4)からトランジスタ410を流れるより大きい電流は抵抗414よび416のより低い抵抗値をうち消して、抵抗414および416両端の電圧降下を適正な値とし、トランスタ420のゲートにおける正しい電圧レベルを表示する

【0027】図7は電圧グラフであって、ここで V_1 は 0ボルトから、アース以下の-2ボルトまで変化させた。この図は、 V_1 が変化するとノード388の電圧がこの電圧とともに線形に変化することを示している。この図はまた、ノード388の電圧が V_{12} を通過する時に、ノード395における出力が1値から0値へと変化し、また逆に、ノード388の電圧が再び V_{12} 以上へ移行する時には、0値から1値へと変化することを示している。この図は図5の回路の動作を示している。

【0028】同様に、図8は図6に示された電圧検出機構の動作を示している。この実験において、 V_{11} は2.4ポルトから3.8ポルトへ上昇し、再び2.4ポルトへ戻ることを許容されている。2.4ポルトはこの集積回路の供給電圧にほぼ等しい。この図から分かるように、ノード418の電圧は V_{11} の電圧を線形に追尾しており、ノード418の電圧が V_{11} を通過する時に、ノード425におけるインパータ424からの出力が0ポ50ルト状態から1値を示す2.4ポルト状態へ変化するこ

114,116 Nチャンネルトランジスタ

12

120 Pチャンネルトランジスタ

122 Nチャンネルトランジスタ

126, 128 インパータ

130 Nチャンネルトランジスタ

132 ラッチ

134 インバータ

210 Pチャンネルトランジスタ

211 インパータ

ジスタ

222, 224, 226, 228 Nチャンネルトラン ジスタ

230, 232 Pチャンネルトランジスタ

234, 236, 238 Nチャンネルトランジスタ

240 Pチャンネルトランジスタ

242 Nチャンネルトランジスタ

244 インバータ

246 Nチャンネルトランジスタ

250 インパータ

252 NANDゲート

254 Pチャンネルトランジスタ

256 Nチャンネルトランジスタ

310, 312 PNPトランジスタ

3 1 4 抵抗

316, 318 Nチャンネルトランジスタ

320 PNPトランジスタ

3 2 2 抵抗

30 328 Nチャンネルトランジスタ

3 3 0, 3 3 2, 3 3 4, 3 3 6, 3 3 8, 3 4 0, 3

42 Pチャンネルトランジスタ

3 4 4 , 3 4 6 , 3 4 8 Nチャンネルトランジスタ

349 差動増幅器

350 Nチャンネルトランジスタ

352, 354, 356 Pチャンネルトランジスタ

360,370 抵抗

374 Pチャンネルトランジスタ

376 Nチャンネルトランジスタ

40 380 Nチャンネルトランジスタ

382 Pチャンネルトランジスタ

384,386 抵抗

390 Nチャンネルトランジスタ

391 差動增幅器

392 Nチャンネルトランジスタ

394 インパータ

396, 397 Pチャンネルトランジスタ

410, 412 Nチャンネルトランジスタ

414.416 抵抗

50 420 Nチャンネルトランジスタ

• とを示している。更に、ノード418の電圧がV₁₁,を 通過してV₁₁;以下へ低下する時には、ノード425に おける出力は1電圧から0電圧へと変化して、そうする ことによってV,,の電圧の正しい電圧検出を提供してい

【0029】重要なことは、本発明のここに説明した実 施例が複数の差動増幅器を含んでおり、そこにおいて、 回路中の2個の差動増幅器の同一機能入力に対して電圧 基準入力が供給されることである。例えば、図4のノー ド324は差動増幅器349の反転入力へつながれ、ま 10 212, 214, 216, 218 Pチャンネルトラン た図5のノード388は差動増幅器391の反転入力へ つながれている。更に、Viiiは差動増幅器349およ び391の非反転入力を介して転送されている。この構 成において、このシステムの一方の差動増幅器の特性を 変更するプロセス変動または温度効果は、他方の差動増 幅器に対する同じ変動または効果によってうち消され る。これによって最新の超大規模集積回路の要求に応え る高度に安定な回路を提供することができる。

【0030】本発明は特定の実施例を用いて説明してき たが、本発明のその他の実施例が当業者には明らかであ 20 248 Pチャンネルトランジスタ ろう。例えば、本発明の開示実施例は、V,,およびV,, を検出するための検出器を示しているが、電圧検出とい うのは幅広く利用される技術であって、適当な回路で与 えられる任意の電圧を検出するために使用しても構わな い。本発明はここに開示する本発明の特許請求の範囲に よってのみ制約される。

【図面の簡単な説明】

【図1】従来技術の電圧レベル検出器の模式図。

【図2】従来技術の電圧レベル検出器の模式図。

【図3】従来技術の電圧レベル検出器の模式図。

【図4】本発明の一実施例の一部分の模式図。

【図5】図4に関連して説明される実施例のV」検出器 部分の模式図。

【図6】図4の模式図に関連して提供される本発明の一 実施例のV、検出器部分の模式図。

【図7】図5の回路の動作を示す信号チャート。

【図8】図6の回路の動作を示す信号チャート。

【符号の説明】

10, 12, 14 Pチャンネルトランジスタ

18,20 Nチャンネルトランジスタ

22, 24 Nチャンネルトランジスタ

26, 28 Pチャンネルトランジスタ

30 Pチャンネルトランジスタ

31 Nチャンネルトランジスタ

34, 36 Pチャンネルトランジスタ

38, 40 Nチャンネルトランジスタ

42 インバータ

44 NORゲート

46, 48, 50 インバータ

110, 112 Pチャンネルトランジスタ

421 差動增幅器

УРИМРС


422 Nチャンネルトランジスタ

13


424 インパータ 426,428 Pチャンネルトランジスタ

(図 1)


(図 5)




【図4】



【図7】



[図8]



- フロントページの続き
- (72)発明者 ユング チェ シー アメリカ合衆国 テキサス州プラノ, リオ グランデ ドライブ 1515, アパー トメント 1306